处理器性能的第一要素
衡量处理器性能究竟是看主频还是看核心？都不是，而是一个计算公式——CPU性能=IPC×频率。IPC即Instruction Per Clock，意为每周期指令。这个指标是衡量处理器性能最直观的体现，它是指每个时钟周期执行的平均指令数。
处理器在执行指令的时候，一共分为三个步骤，即“获取指令（Fetch）”、“译码（Decode）”和“指令执行（Execute）”。大致的工作原理是这样的，在获取指令阶段，处理器的寄存器中找到对应的指令地址，然后根据指令地址从内存中把具体的指令加载到寄存器中，并准备未来执行下一条指令；刚刚加载到寄存器中的指令这个时候会由处理器控制单元进行的解析，“翻译”成对应的操作执行，然后确定要操作哪些寄存器、数据或者内存地址，用以后续执行操作；到了指令执行阶段，这些操作会指派给整数逻辑单元操作。这样一个“三部曲”的操作流程，电脑完成运行代码所需的机器级指令的数量，在同一个时钟周期内，能够执行多少次“三部曲”就是IPC的意义所在。此时，处理器的性能判断也就有了依据，用这个IPC数乘以×频率就可以得到处理器的性能。例如，同样是4GHz两个的处理器，其中一个的IPC性能提升了15%，则整体性能要比另一个提升15%。我们都知道处理器的制程工艺很大程度上决定着性能，主要作用就是在尽可能小的体积下容纳更多的积体电路，通过更多的积体电路来提升IPC性能；同时在更先进的制程工艺下，可以控制功耗的同时，稳定处理器的高频运作。所以，处理器的性能实际上要综合来看，而不是单纯的依靠频率、核心数量来确定它的性能。
处理器的异构崛起？
处理器增强性能的方法其实不止提升IPC性能，例如我们之前也提到过的缓存，如果能够增加缓存自然也能提升性能——数据交互能力越强，处理器的处理效率就越高。例如，AMD的锐龙7 5800X3D处理器就是这样来提升性能的。这里就要提到一个名为3D V-Cache堆叠缓存的技术了。
简单说，在原有Zen3架构的基础上，为每个CCD计算芯片上堆叠64MB SRAM作为额外的三级缓存，加上原本就有的32B，合计达96MB。之所以采用这个3D V-Cache堆叠缓存技术，是为了在最小的成本提升情况下，进一步扩展缓存容量，通过垂直堆叠（可以简单理解为在芯片内部堆叠到处理器核心之上，但并不是在处理器核心之中，这样有助于控制成本）这样的方式提升处理器的数据缓存交互能力。
经过这样一个“简单”的设计，锐龙7 5800X3D对比锐龙9 5900X在1080p高画质下游戏帧率平均提升15％左右，例如《看门狗》最高达到了40％；《Far Cry 6》、《战争机器5》、《最终幻想14》等则可以提升20％的性能。显然， 扩大缓存带来的性能提升，一点也不亚于提升IPC效率——其实，电脑经过这么多年的发展，数据瓶颈问题一直存在，这也是制约系统性能的一个重要症结，甚至要比优化处理器的计算能力重要。
除了AMD，Intel也对处理器的设计上有着另一个思路——异构设计，这无疑是借鉴了ARM架构处理器的特点。例如将12代、13代酷睿处理器核心分为性能核心和能效核心。那么，他们的结构区别在哪里呢？先说说这个 能效核心。能效核心的最显著特点就是后端执行能力增强，尤其是整数逻辑单元的计算能力（浮点运算部分也有一定提升），而功耗也能被控制在一个合理的范围区间，这也是一直以来能效核心的主要特点——这些所谓的能效核心，其实就是由著名的Atom系列处理器发展而来。而在性能核心上，Intel着重加强了IPC性能，相比于11代酷睿处理器的核心，有多达19%的提升，其中浮点性能刻意加强，当然代价就是功耗增高。不过由于有了大小核心的异构设计，实际的功耗可以得到很好的平衡——在任务调度协调上，控制单元起到了关键性作用。想不到吧，处理器时至今日，无论核心如何变化，大框架实际没有什么改变。
