名称 | 功能 | 引脚 |
FPGA_CLK | 外部时钟 50Mhz | E1 |
RESET | 复位 | M1 |
LED0 | 指示灯0 | B7 D11 |
LED1 | 指示灯1 | B7 C11 |
LED2 | 指示灯2 | B7 E10 |
LED3 | 指示灯3 | B7 F9 |
新建工程模板
跳过即可
- 工程的路径;
- 工程名(使用顶层文件名)
可以添加已有的Verilog / VHDL文件,此处新建工程没有文件,跳过。
名称 | 功能 | 引脚 |
FPGA_CLK | 外部时钟 50Mhz | E1 |
RESET | 复位 | M1 |
LED0 | 指示灯0 | B7 D11 |
LED1 | 指示灯1 | B7 C11 |
LED2 | 指示灯2 | B7 E10 |
LED3 | 指示灯3 | B7 F9 |
新建工程模板
跳过即可
可以添加已有的Verilog / VHDL文件,此处新建工程没有文件,跳过。
Copyright © 2018 - 2021 www.yd166.com., All Rights Reserved.