计算机组成原理知识点汇总
一、缩写词解释
CPU:中央处理器
ALU:算术逻辑单元
I/O:输入输出接口
RAM:随机存储器
SRAM:静态随机访问存储器
DRAM:动态随机访问存储器
ROM:只读存储器
PROM:用户可编程的只读存储器
EPROM:紫外线可擦除可编程只读存储器
FLASH:闪速存储器
EEPROM:用电可擦除可编程只读存储器
ISA:工业标准总线
EISA:扩展工业标准总线
PCI:外围部件互连总线
USB:通用串行总线
RS—232C:串行通信总线
Cache:高速缓存
FIFO:先进先出算法
LRU:近期最少使用算法
LFU:最不经常使用算法
CRC:循环冗余校验码
A/D:模拟/数字转换器
D/A:数字/模拟转换器
DMA:直接存储器存取方式
DMAC:直接内存访问控制器
LED:发光二极管
FA:全加器
OP:操作码
CISC:复杂指令系位计算机
RISC:精简指令系位计算机
VLSI:超大规模集成电路
LSI:大规模集成电路
MAR:存储器地址寄存器
MDR:存储器数据寄存器
CU:控制单元
CM:控制存储器
第一章
一、 冯．诺依曼思想体系——计算机由运算器、控制器、存储器、输入输出设备五部分组成，存储程序，按地址访问、顺序执行。
二、 CPU=控制器 运算器
三、 计算机系统的层次结构——微程序级→机器级→操作级→汇编→高级语言。
第二章
一、一个定点数由符号位和数值域两部分组成。数据格式：定点数表示、浮点数表示、十进制数表示
按小数点位置不同，定点数有纯小数和纯整数两种表示方法。
二、一个浮点数标准化表示由符号位S、阶码E、尾数M三个域组成。其中阶码E的值等于指数的真值e加上一个固定偏移值。
三、为了计算机能直接处理十进制形式的数据，采用两种表示形式：⑴字符串形式，主要用在非数值计算的应用领域；⑵压缩的十进制数串形式，用于直接完成十进制数的算术运算。
四、数的真值变成机器码时有四种表示方法：原码表示法，反码表示法，补码表示法，移码表示码。其中移码主要用于表示浮点数的阶码E，以利于比较两个指数的大小和对阶操作。
五、字符信息属于符号数据，是处理非数值领域的问题。国际上采用的字符系统是七单位的ASCII码。
1.西文字符表示：ASCII码
2.汉字表示：汉字输入码(将汉字转换成计算机能接收的0,1组成的编码)、汉字内码(汉字在计算机内部存储,运算等操作的机内代码)、汉字国标码(标准化内码,如GB2312-80)、汉字字模码(用点阵表示的汉字字形代码,是汉字的输出形式)
六、校验码：奇偶校验码(可检测奇数个错误,无法识别错误信息的位置)、海明码(能纠正一位错误)、循环冗余码 (CRC, 检错码)
七、为运算器构造的简单性，运算方法中算术运算通常采用补码加、减法，原码乘除法或补码乘除法。为了运算器的高速性和控制的简单性，采用了先行进位、阵列乘除法、流水线等并行技术措施。
八、定点运算器和浮点运算器的结构复杂程度有所不同。早期微型机中浮点运算器放在CPU芯片外，随着高密度集成电路技术的发展，现已移至CPU内部。
第三章
一、 存储器分类
按存储介质分：半导体存储器、磁表面存储器
按存储方式分：随机存储器、顺序存储器
按存储器的读写功能分：只读存储器(ROM) 、随机读写存储器(RAM)
按信息的可保存性分：非永久记忆的存储器、永久记忆性存储器
按在计算机系统中的作用分：主存储器、辅助存储器、高速缓冲存储器、控制存储器
二、双端口存储器：特点:每个芯片有二组DB,AB,CB, 形成二个访问端口,允许二个端口并行独立的读写.
三、字扩展，位扩展（见PPT和笔记）
四、 多级存储器结构——cache—主存—辅存
五、 主存技术指标——存储容量、存取时间、存储周期、存储器带宽
六、 DRAM刷新方式——集中式、分散式、异步式
七、 多模块交叉方式——顺序方式、交驻方式
八、 相联存储器组成——存储体、检索寄存器、屏蔽寄存器、符合寄存器、比较线路、代码寄存器、控制线路。
九、 CACHE与主存的地址映射方式——全相联映射方式、直接映射方式、组相联映
射方式
CACHE命中率
十、替换策略:FIFO:先进先出算法 LRU:近期最少使用算法 LFU:最不经常使用算法
RANDOW:随机替换策略
第四章
一、 操作数寻址方式——隐含寻址、立即寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、相对寻址、基址寻址、变址寻址
二、 指令寻址方式——顺序对寻址方式、跳跃寻址方式。
第五章
一、 CPU的功能——指令控制、操作控制、时间控制、数据加工
二、 CPU组成——运算器、控制器、CACHE
CPU中主要寄存器：指令寄存器IR、程序计数器PC、地址寄存器AR、数据缓冲寄存器DR、累加寄存器AC、状态字寄存器PSW
三、 运算器组成——算术逻辑单元、累加寄存器、数据缓冲寄存器、状态条件寄存器
四、 控制器组成——程度计数器、指令寄存器、指令译码器、时序产生器和操作控制器
五、 控制寄存器——指令寄存器、程序计数器、地址寄存器、缓冲寄存器、
六、 运算寄存器——累加器、状态寄存器、通用寄存器
七、 操作控制器分类——时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型
八、 指令周期——CPU取出并执行一条指令的周期
九、 机器周期——通常用内存中读取一个指令字的最短时间规定，也叫CPU周期
十、 时钟周期——节拍脉冲式T周期
十一、微命令——控制部件通过控制线向执行部件发出各种控制命令，这种命令叫微命令
微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令。
十二、微操作——执行部件接受微命令后进行的操作叫微操作。
十三、微程序——一条机器指令的功能是用许多条微指令组成的序列来实现的，这个微指令序列通常叫微程序
十四、微指令周期——微指令周期等于读出微指令的时间加上执行该条微指令的时间
十五、微命令编码的种类——位直接控制、字段直接控制、字段间接控制、混合编码译码、常数字段控制
十六、后继地址方式——计数器方式、多路转移方式、增量方式与断点方式结合
十七、水平型微指令与垂直型微指令比较——1。水平型微指令操作能力强，效率高灵活性强、垂真型微指令较差；2。水平型微指令指令执行一条指令时间短，垂直型微指令执行时间长；3。水平型微指令解释指令的微程序，微指令字长微程序短，垂直型微指令微指令字短微程序长；4。水平型微指令难以掌握，垂直型微指令较容易。
十八、微指令与机器指令关系——一条机器指令由若干微指令组成的序列来实现
十九流水CPU并行处理技术——时间并行、空间并行、时间＋空间并行
二十、流水线三种相关——资源相关、数据相关、控制相关
二十一、CISC与RISC特征对比——P177 表5．4
第六章
一、 总线基本概念：总线是构成计算机系统的互连机构，是多个系统功能部件之间进行数据传送的公共通路。
二、 总线结构对计算机系统性能的影响——
1。最大存储容量，单总结系统中，对主存和外设的存取差别仅出现在总线地址不同，必须为外设保留某些地址，所以紧大存容量必小于计算机字长所决定可能地址总数，双总线系统中主存地址和外设地址现现不同总线上，存储容量不受外设影；
2。指令系统，双总线系统中CPU对存储总和系统总线有不同指令系统，访存操作和输入/输出操作有不同指令，单总线系统中，访问主存和I/O传送可使用相同操作码，便使用不同地址；
3。吞吐量，系统吞吐量主要取决于主存的存取周期，采用双端口存储器可以增加主存的有效速度，主存可以在同一时间内对两个端口完成读写操作，三总线系统中，CPU将一部分功能下放通道，通道管理外设并实现外设与主存的数据传送，因此吞吐能力比单总线强。
二、 定时——所谓定时，是指事件出在总线上的时序关系，有两种方式：同步定时和异步定时
三、 仲裁：
第七章外设
五、 磁盘地址组成——记录面、磁道、扇区
第八章I/O系统
一、I/O数据管理方式——软件：程序查询方式、程序中断方式；硬件：直接内存访问（DMA）方式、通道方式、外围处理机方式。
二、程序中断方式——中断源、中断向量、中断屏蔽、中断优先级、多级中断、中断服务
三、中断概念——中断是指计算机由任何非寻常的或非预期的急需处理的事件引起CPU暂时中断现有程序的执行而转去执行另一服务程序来处理这些事件，等处理完成后又返回原程序这一整个执行过程。
五、 DMA概念——是一种子完全由硬件执行I/O交换的工作方式，DMA控制器从CPU完全接管对总线的控制，数据不经过CPU，而直接在内存和I/O设备之间进行。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字个数计数，以中断方式向CPU报告传送操作结果。
六、 DMA传送方式——停止CPU访问内存、周期挪用、DMA与CPU交替访问
七、 通道——通道功能是执行指令，组织外围设备和内存进行数据传输，按I/O指令要求启动外设，向CPU报告中断等。
八、 通道种类——选择通道、数组多路通道、字节多路通道
第九章、 虚拟存储器管理方式——页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器。
