图 12. 像素并行 ADC 的芯片实现。(a) 芯片显微照片。(b) 使用滚动快门操作和 (c) 使用全局快门操作捕获的图像。
C. 像素平行光子计数器
光子计数成像，也称为量子成像，是一种实现具有无噪声读出和 高动态范围成像（HDR） 的图像捕获的有前途的技术。使用单光子雪崩二极管 (SPAD) 的光子计数图像传感器是通过堆叠技术实现像素并行数字化的挑战之一。雪崩电流由单个光电子触发，在没有来自模拟前端电路的任何噪声的情况下，该事件可以数字化地视为光子计数。这需要为每个 SPAD 实现复杂的电路；而具有像素连接的堆叠器件结构具有高度集成的光子计数成像的潜力。
2021 年报道了一种动态范围为 124 dB 并使用子帧外推架构（subframe extrapolating architecture）的 SPAD 光子计数图像传感器 。一个背照式( BI) 单光子雪崩二极管(SPAD )像素阵列堆叠在底部芯片上，读出电路通过像素平行的 Cu-Cu 连接，如图 13(a) 所示。图13(b)是像素单元的简图。每个像素都有一个 9-b 数字纹波计数器 (CN)，用于计算入射光子的数量。来自计数器的溢出进位 (OF) 返回到淬灭电路以控制 SPAD 激活并锁存时序代码 (TC)。然后将 14-b时序代码 (TC) 分配给所有像素，并在 OF 标志发生变化时覆盖计数器，如图 14 的时序图所示。读出光子的 9-b 计数或锁存的 14-b TC，并且在弱光条件下准确获得所有光子计数，而不会出现计数器溢出。但是，当计数器在高光条件下溢出时，溢出像素会记录时间，并外推整个曝光期间的实际入射光子数。
图 13. 光子计数图像传感器。(a) 芯片配置。(b) 简化的像素电路图。
图 14. 光子计数与子帧外推的时序图。
如图 15(a) 所示，已经证明了 124 dB 的动态范围，信噪比 (SNR) 没有任何下降。在高光条件下计数器溢出后的 SNR 在扩展的动态范围内保持在 40 dB，因为真正的光子计数操作可以计数多达 10 240 个光子，即 9 位 × 20 子帧。图 15(b) 显示了以 250 fps 拍摄的 HDR 图像；由于全局快门和 20 子帧 HDR 操作，即使使用 225 rpm 的旋转风扇，也没有观察到运动伪影。20 子帧外推有效地抑制了运动伪影，如图 15(c) 所示。SPAD 需要大约 20 V 的高偏置电压以及低电源电压下的像素并行触发检测器。由于不同电源电压之间的器件隔离，通常难以实现具有小间距的 SPAD 像素。然而，堆叠器件结构有效地分离了 SPAD 和 CMOS 逻辑层，从而加速了具有 SPAD 和扩展功能的小像素配置的开发。
图 15. 光子计数的测量结果。(a) 动态范围和信噪比。(b) 捕获的 HDR 图像。(c) 具有运动伪影抑制的捕获图像。
IV.传感能力的扩展
除了之前介绍的动态范围和全局快门功能之外，堆叠设备技术不仅增强了传感器架构的图像质量，还增强了传感功能，例如空间深度、时间对比传感和不可见光成像。
A. 空间深度
如第 III-C 节所述，具有 Cu-Cu 混合键合的堆叠器件结构是实用 SPAD 技术在广泛应用中的一种有前景的方法，并将 SPAD 像素间距减小到小于 10 µm。为了提高光子检测效率 (PDE) 并减少小像素间距的光学串扰，2020 年报道了一种包含全沟槽隔离 (FTI) 和 Cu-Cu 键合的 BI SPAD 像素阵列 。如图 16 所示，在 BI 堆叠 SPAD 结构中，SPAD 像素阵列对入射光完全开放，所有像素晶体管都在底部芯片上实现。金属埋入式 FTI 有助于抑制与相邻像素的串扰。10-µm 间距 SPAD 像素具有 7-µm 厚的硅层，以提高近红外 (NIR) 光谱测量的灵敏度，并在 850 nm 和 940 nm 处分别实现了31.4% 和 14.2%以上的高 PDE。
