图1-8 P0口作为地址线，控制信号为1，地址信号为0时的工作流程图
反之，控制信号为l、地址信号为l，与门输出为高电平，Vl管导通;反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。如图1-9所示为P0口作为地址线，控制信号为1，地址信号为1时的工作流程图。
图1-9 P0口作为地址线，控制信号为1，地址信号为1时的工作流程图
可见，在输出地址/数据信息时，Vl、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。P0口又作为数据总线使用，在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码(输入)。在存取指令期间，控制信号为0，Vl管截止，多路开关也跟着转向锁存器反相输出端
;CPU自动将0FFH(11111111，即向D锁存器写入一个高电平1)写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。如图1-10所示为P0口作为数据总线，取指期间工作流程图。
图1-10 P0口作为数据总线时取指期间工作流程图
如果该指令是输出数据，如“MOVX@DPTR,A”，该指令将累加器的内容通过P0口数据总线传送到外部RAM中，则多路开关控制信号为1，与门解锁，与输出地址信号的工作流程类似，数据由地址/数据线→反相器→V2场效应管栅极→V2漏极输出。
如果该指令是输入数据(读外部数据存储器或程序存储器)，如“MOVX A,@DPTR”，该指令将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中，则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于读取指令码流程图。
通过以上分析可以看出，当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。
注意： 系统设计中务必注意，程序中不能再含有以P0口作为操作数(包含源操作数和目的操作数)的指令。
当由P0口输入数据时，由于外部输入信号既加在缓冲输入端上，又加在驱动电路的漏极上。如果这时T2是导通的，则引脚上的电位始终被钳位在0电平上，输入数据不可能被正确地读入。因此，在输入数据时，应先把P0口置1，使两个输出FET均关断，使引脚“浮置”，成为高阻状态，这样才能正确地插入数据，这就是准双向口。
I/O口作为输入口时有两种工作方式，即读端口与读引脚，读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器，只有读端口时才真正地把外部的数据读入到内部总线，图1-10中的两个三角形表示的就是输入缓冲器，CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作，这是由硬件自动完成的。读引脚时，就是把端口作为外部输入线时，首先要通过外部指令把端口锁存器置1，然后再进行读引脚操作，否则就可能读入出错，为什么?看图1-10中，如果不对端口置1，端口锁存器原来的状态有可能为0，Q端为0，
