延迟和频率,内存低延迟和高频率

对称带状线实现了电源和地平面之间的信号跟踪。

注：接地层为零电位，低阻抗基准面面积较大。

• 共面结构：共面波导结构在PCB的同一层上具有信号轨迹和返回路径导体。信号轨迹位于中心，被两个相邻的外接地层包围；之所以称之为“共面”，是因为这三个平面结构位于同一平面上。PCB电介质位于下面。两者兼而有之微带和带状线可能有共面结构

共面结构有一个信号轨迹，被两个相邻的外接地层包围。

精确的时间延迟管理需要跟踪长度计算来实现高速PCB布线因此。PCB上元件之间的距离很短。我们甚至不考虑信号在PCB上传输所花费的时间。但在高速印刷电路板中，交换发生的边缘速率小于1ns。如果你想让你的系统不受干扰地运行，那么组件之间如此短的距离显然是最重要的。

• 设计者必须知道预期PCB信号的具体定时公差。
• 使用不同信令标准以不同数据速率运行的不同接口。指定不同的允许长度或时间不匹配。当规划PCB中的I/O通道时，设计者应该寻找可接受的长度不匹配，并将其转换为允许的时序不匹配。
• 避免使用介电常数较大的基板：通常，具有较大介电常数的基板会导致较低的信号速度，这超过了允许的指定传播延迟，尤其是在数据线和时钟之间。
• 关注pin封装延迟：当信号到达特定组件的引脚/焊盘时，它仍然需要沿着组件封装的内部穿过暴露的导体路径。在穿过与内部电路相关的信号迹线和连接线时，信号会经历寄生电感和电容，与迹线相比，这些寄生电感和电容会影响信号在连接线中的传播速度。连接线也有不同的几何形状，增加了不同引脚/焊盘上的信号延迟。建议向制造商询问与特定部件相关的管脚封装延迟。它以皮秒（ps）或毫米/微米的长度表示。在对差分对信号或单端信号进行任何延迟/长度调谐时，应考虑该长度。
• 注意你的“时钟倾斜”：当时钟和信号轨迹的长度不同时，会导致称为时钟偏移的定时不匹配。忽略此问题可能会导致锁定错误的数据。时钟延迟应大于数据信号中的最大延迟。
• 检查倾斜持续时间：有关时钟和接收器的数据表，请始终参考数据表，以了解部件的设置和公差。
• 材料分散是一种高频现象。一定要考虑开关频率。

如果您使用的软件只考虑长度不匹配，那么您可以轻松计算给定基板的正确长度不匹配值。这种长度不匹配等于定时不匹配乘以给定衬底中的信号速度（in/ns）。一个好的PCB设计软件应该为目标传播延迟提供以下内容：

• 交互式路由功能
• 智能长度调整
• IPP增强功能（即时访问新功能和现有功能）
• 动态数据模型（加速网络列表创建）
• 用户友好型

我们都知道，信号速度不仅受迹线几何形状、迹线位置的影响，而且还受衬底材料的影响。迹线的介电常数决定着它的信号速度。让我们看看一个例子；如果我们在真空中悬挂一条轨迹，只有该轨迹的介电常数会影响速度。如果痕迹在PCB表面，则信号速度也会受到附近其他介质的影响；这就是PCB中发生的情况。线路在PCB基板材料（具有固定的介电常数值）上运行。基板的介电常数、空气和焊锡掩模的介电常数是决定信号速度的主要因素。这被称为有效介电常数(铒 有效)。板厚也会影响信号的速度。查看更多信息学习高速PCB设计 .

FR4可用于高速PCB设计，当层与高速层合板层压时，如Rogers。在高频段，FR4经历了色散，从而提高了传输速度，减小了传输延迟。FR4中的电磁吸收产生更多信号衰减与之相关的痕迹。因此，高速层压板与FR4层压板一起用于高速迹线下方，尤其是频率高于5GHz时。

一些PCB材料的信号速度和传播/延时如下表所示：

下图描述了信号损耗和频率之间存在直接的相关性。同时，我们也可以看到某些材料的损耗比其他材料小。这张图显示了在更高的速度下，哪些材料的电性能可能更好。

随着频率的增加，一些材料表现出较少的损耗行为。

印刷电路板的主要功能是在器件之间准确无损耗地传输信号。传播延迟或时间延迟对高速板的正常运行起着重要作用。它不能完全避免，但可以通过采用不同的迹线配置，然后根据需要进行精确的长度匹配和弯曲来减少。你应该知道在你的设计，材料电介质，以及哪些轨迹需要延迟测量。您还需要了解时钟和数据等信号之间的关系，以使电路板正常工作。