图3 D触发器
2.1.2 逻辑功能
（1）D=0，置0
D=0时，和JK触发器J=0，K=1时的情况相同。当CP脉冲下降沿到来后，触发器置0，即Qn 1=0， /Qn 1=1。
（2）D=1，置1
D=1时，它和JK触发器J=1，K=0时的情况相同。同样由JK触发器的功能可知，当CP脉冲下降沿到来后，触发器置1。即Qn 1=1， /Qn 1=0。
综上分析，在时钟脉冲CP下降沿到来后，D触发器的状态与其输入端D的状态相同，即Qn 1=D。D触发器的逻辑功能如表2所示，功能时序图如图4。
表2 D触发器真值表
图4 D触发器时序图
2.2 T触发器
2.2.1 电路组成
把JK触发器的输入端J，K连接在一起，作为输入端T，这就构成了T触发器。电路如图5(a)所示，图5(b)是T触发器的逻辑符号。
图5 T触发器
2.2.2 逻辑功能
（1）T=0，触发器保持原态不变
T=0，相当JK触发器J=0，K=0。由JK触发器的逻辑功能可知，当CP脉冲下降沿到来后，触发器保持原来状态不变：Qn 1=Qn。
（2）T=1，触发器为计数状态
T=1时，相当JK触发器J=1，K=1。根据JK触发器的逻辑功能可知，触发器处于计数状态。即每输入一个CP脉冲，触发器的状态就翻转一次：Qn 1= /Qn 。
根据以上分析，可列出T触发器的真值表，见表3。功能时序图如图6。T触发器具有保持和计数两种逻辑功能，由T端的输入信号控制。T=0，不计数(保持状态)；T=1，开始计数。因此，T触发器也称为可控计数触发器。
