图4、DDR3地址组成
由图4可以，Row address = 15bit，Column address = 10bit，Bank address = 3bit，则器件总存储单元为：
2^15×2^10×2^3 = 2^28= 256M单元格，每个单元格为16bit，总计容量为：256M×16bit = 512MB（4Gbit）。
04
—
DDR3 关键参数解析
DDR3器件手册给出了非常详尽的参数介绍，里面有几个非常重要的参数下面来介绍一下。
4.1 突发传输及突发长度
图5、非连续突发读操作
突发是指在同一行中相邻的存储单元连续进行数据传输的方式。如图5所示，突发长度BL=8，即送出一次读命令和读地址，连续输出8个数据。
另外，连续读取操作，即控制好两次突发读间隔时间，即可实现连续读输出操作，如图6所示，图中需要控制好参数tCCD。
图6、连续读操作
4.2 CAS Latency（CAS潜伏期）
该参数又称读取潜伏期或列地址脉冲选通潜伏期，简写成CL，该参数以时钟周期为单位，该参数表示从读命令和地址有效发出后，数据稳定数据的延迟时钟个数。如图7所示，当CL=6时，有效数据在6个时钟之后输出。
图7、读延迟周期CL = 6
4.3 tRCD：RAS至CAS延迟
tRCD表示行地址选通脉冲到列地址选通脉冲延迟，如图8所示，该参数以时钟周期为单位。
