ddr3引脚定义,ddr3芯片引脚

图8、读操作

4.4 附加延迟（AL）

如图8所示，AL = 5，CL = 6，由此读操作有效数据在RL = AL CL = 11个时钟后输出。

4.5 tRP预充电周期

图9、tRP预充电周期

预充电有效周期，在发出预充电命令之后，要经过一段时间才能允许发送RAS行有效命令打开新的工作行。

欢迎关注“FPGA技术实战”公众号，喜欢就多多转发吧。