刘洪 首发于PSD功率系统设计
导 读
先进封装就像盖楼造城，设计完成后还要继续验证，以保证用芯片建成的大厦和城市实现预期的功能。不过，先进封装也有点不得已而为之的意味。
摩尔定律至今已提出近60年，虽然光刻精度在不断提升，但平面工艺集成电路（IC）的晶体管尺寸微缩已逐渐接近硅原子的物理极限。在制造成本方面，用晶体管微缩来实现更具成本效益的逻辑也开始变得不现实。
在后摩尔时代，如何找到一种能够赶上甚至超过摩尔定律的方法来实现更高的芯片性能已成为业界迫在眉睫的任务，而先进封装技术将首当其冲担此重任。我们来结合先进封装技术市场趋势看看业内专家对此如何解读。
▋市场前景和规模的引力
近年来，先进封装市场已成为一条快速赛道，分析机构Yole development预测，到2025年，先进封装市场将以6.6%的年复合增长率增长，达到42亿美元，远高于传统封装市场预期。
现在看，无论是摩尔定律的延续，还是超越摩尔定律，都离不开先进封装技术，其市场前景和规模不可小觑，技术也在不断迭代和升级。
在应用方面，Yole认为，晶圆级封装（WLCSP）平台正在服务于移动和消费市场，由于WLCSP及Fan-out（扇出型）封装成本最低且具有可扩展性，已被许多智能手机采用。在PMIC（电源管理IC）、PMU（电源管理单元）、音频编解码器、RF收发器、开关、天线调谐器、CMOS图像传感器以及其他面向消费市场的应用，如智能手机和可穿戴设备中都能看到WLCSP的身影。由于可靠性、工艺比较成熟，加上成本优势，WLSCP仍是有吸引力的选择。WLCSP制造领域的龙头依然是OSAT（外包半导体封装和测试）厂商，业已形成很大的商用市场。
先进封装细分收入
2021年底，有消息人士称，台积电已将CoWoS（基板上晶圆级芯片封装）部分流程外包给OSAT，包括日月光、矽品、安靠等，尤其是小批量定制产品。CoWoS是一种2.5D封装技术，先将芯片通过CoW封装工艺连接至硅晶圆，再把CoW芯片与基板连接。对于一些需要小批量生产的高性能芯片，台积电只处理晶圆CoW流程，而将oS流程外包给OSAT。预计类似合作模式将在未来的3D IC封装中继续存在。之所以有这种模式，是因为台积电采用高度自动化晶圆级封装技术，而oS流程无法完全实现自动化，需要更多人力，且OSAT处理oS流程的经验更为丰富。
对台积电来说，最赚钱的业务莫过于SiP（晶圆级封装）技术，如CoW和WoW，其次是扇出和中介层（Interposer）集成，oS的利润最低。由于异构芯片集成需求不断增长，预计台积电将采用更灵活的模式与OSAT合作。即使台积电最新的SoIC（小外形IC）技术在未来得到广泛应用，代工厂和OSAT之间的合作仍将延续，因为SoIC和CoWoS一样，最终将生产出“晶圆形式”的芯片，可以集成异质或同质芯片。目前，台积电还在采用无基板InFO-PoP（集成扇出叠层封装）技术，为采用先进工艺节点制造的iPhone AP提供封装，强大的集成制造服务有助于从苹果获得大量订单。
几年前，InFO封装开始在有限领域得到应用，如今作为一种成熟可靠的封装技术，已在高端封装领域担当关键角色，占据了应有的地位。事实上，正是由于2015年台积电采用InFO先进封装解决方案，才在逻辑工艺并没有升级迭代的情况下，以16纳米击败三星14纳米工艺，实现了40%性能提升，包揽了苹果A10芯片订单，也将InFO技术带到了新的高度，也让我们看到了后摩尔时代的新曙光。
3D堆叠器件市场组合
由此可见，先进封装技术的优势十分明显，可以跨越节点瓶颈，通过Chiplet（芯粒）等形式，利用IP模块化设计新的SiP，实现比SoC更具优势的异构集成；相比传统IC封测工艺，2.5D、3D IC、FOWLP封装技术有助于开发下一代多芯片或异构集成设计所需的应用。
在半导体晶圆制造、封装及失效分析领域有着深厚学术造诣的胜科纳米副总裁华佑南博士说：“从产值来讲，台积电在代工方面引领市场，但在技术方面不得不承认美国是领先的。1958年，晶体管发明人William Shockley在其专利中就提到过TSV（硅通孔）的制备方法。”上世纪90年代末，香港应用技术研究院才提出这种方法，台积电在1998年申请了相关美国专利，关于TSV技术的最早论文发表于2000年。之后英特尔、IBM都做了很多研究，特别是在Chiplet、芯片异构集成封装技术等方面。他认为，现在中国面临的问题是怎么解决技术和市场滞后的问题，目前在整个封装市场中中国占21%左右，但先进封装还不到6%，所以落后显而易见。
▋先进封装热在哪里？
2.5D、3D是先进封装中的热点技术，其设计和仿真以及验证方法也和传统IC封装有着较大的区别，因此也是芯片封装和系统设计人员关注的焦点。
作为3部技术著作——《SiP系统级封装设计与仿真》（2012）、《SiP System-in-Package design and simulation》（2017）、《基于SiP技术的微系统》（2021）的作者和SiP及IC封装设计支持和项目指导技术专家，李扬对2.5D、3D先进封装的技术趋势和挑战以及设计、仿真和验证给出了独到的见解。
• 何为先进封装？
李扬的定义是：采用了先进的设计思路和先进的集成工艺，对芯片进行封装级重构，并且能有效提升系统功能密度的封装，称之为先进封装（Advanced Packaging，HDAP）。封装级系统集成和重构包括InFO、2.5D和3D，为的是超越摩尔定律。
他认为，先进封装的设计思路和传统封装不同，集成工艺在于封装级的系统集成和重构，以提升系统功能密度（PPV，Power、Performance、Volume），甚至可以用14纳米的PPV性能超越7纳米的PPV。所谓功能密度是指单位空间内功能单元、功能细胞、功能块的数量。功能单元可以是1个晶体管或1个门电路，或者1个Chiplet。传统IC设计是看PPA（Power、Performance、Area）；而先进封装是看PPV。
他表示，目前先进封装有四类：倒装焊（Flip Chip），主要是Bump（凸点）和RDL（再布线），上世纪60年代由IBM首先研发出来，现在已算不上太先进；晶圆级封装主要是晶圆和RDL，没有基板，又比较薄，具有成本优势；2.5D是中介层，主要是RDL 2.5D TSV结合，和3D封装一样具有性能优势；3D封装主要是3D TSV。先进封装的优势重点是晶圆级2.5D、3D的成本和性能。
李扬首先提出了先进封装的四要素：RDL是X-Y平面的延伸和电气连接；TSV是Z轴的延伸和电气连接；晶圆是一种基底和承载基板，也可以作为硅转接板；Bump是界面间的电气连接，起应力缓冲作用。
先进封装的四要素
他指出，先进封装的先进性是相对的，现在的先进封装未来可能会变成传统封装，所以对四要素出现的时间做了排序，出现越晚先进性越高。相对来说，TSV难度最高，能够提供的互连密度也最高。
