归一化功耗差(Normalized Energy Deviation，NED)和归一化标准差(Normalized Standard Deviation，NSD)两个指标常被用来衡量电路的防御DPA攻击性能[2]，其定义分别为：
其中，E是单个时钟周期内电路的功耗，Emax是不同时钟周期内电路的最大功耗，Emin是不同时钟周期内电路的最小功耗，σE是电路在不同时钟周期内功耗之间的标准方差，是多个时钟周期电路的平均功耗。图7给出了本文所设计的4位移位寄存器与相关文献功耗恒定性能的对比结果。其中PVT(Process Voltage Temperature)为电路制造和工作时可能遇到的工艺角、电压和温度。由图7中数据可知，本文所提出的移位寄存器电路在多种PVT组合下NED均小于2.66%、NSD均小于0.63%，相比于复合寄存器系统4位移位寄存器[10]在NED、NSD分别有效降低92.29%和94.27%，证明其防御差分功耗分析性能显著。
4 结论
DPA攻击由于在实际中简单高效可行，严重威胁到加密系统的安全性。本文通过将主从触发方式和具有功耗恒定特性的SABL电路结合起来，提出一种具有防御差分功耗分析性能的移位寄存器设计方案。采用TSMC 65 nm CMOS工艺，Spectre仿真结果表明该设计具有正确的逻辑功能，在不同PVT组合下NED均低于2.66%、NSD均低于0.63%，能够有效地抵御差分功耗分析。
参考文献
[1] CHONG K S，Ne K Z L，HO W G，et al.Counteracting differential power analysis：hiding encrypted data from circuit cells[C]//IEEE International Conference on Electron Devices and Solid-State Circuits.2015：297-300.
[2] ABDI O，JAHANIAN A.A new nano-scale differential logic style for power analysis attack[C]//IEEE Conference on Electrical Engineering.2015：584-588.
[3] TANG W，JIA S，WANG Y.A dual-voltage single-rail dynamic DPA-resistant logic based on charge sharing mechanism[C]//IEEE International Conference on Electron Devices and Solid-State Circuits.2015：483-486.
[4] POPP T，MANGARD S.Masked dual-rail pre-charge logic：DPA-Resistance without Routing Constraints[C]//International Workshop on Cryptographic Hardware and Embedded Systems.2005：172-186.
[5] 郝李鹏，汪鹏君，张跃军.具有抗差分能量攻击性能的JK触发器设计[J].电路与系统学报，2012(6)：117-123.
[6] 于敬超，严迎建，吴雪涛，等.抗功耗攻击的逻辑电路研究[J].微电子学，2015(4)：497-501.
[7] 阎石.数字电子技术基础[M].第5版.北京：高等教育出版社，2006.
[8] JAN M R，ANANTHA C，BORIVOJE N.数字集成电路：电路、系统与设计[M].第2版.北京：电子工业出版社，2008.
[9] TIRI K，AKMAL M，Verbauwhede I.A dynamic and differential CMOS logic with signal independent power consumption to withstand differential power analysis on smart cards[C]//European Solid-state Circuits Conference.2002：403-406.
[10] 刘泽艺，高能，屠晨阳，等.一种抗能量分析攻击的复合寄存器系统[J].密码学报，2014(5)：411-421.
