不同的3D封装形式
- 图(b)是面对面凸点焊接互连的倒装芯片,通过引线实现与载板的互连,下面与载板贴合只是“躺”在上面,并没有电气互连;
- 图(c)与楼上相反,芯片不是面对面而是背靠背,分别通过焊球和金属引线与载板相连;
- 图(d)是两个芯片面对面焊接互连,芯片1脸朝地,并借着与载板之间的大焊球让芯片2屁股腾空,没有与载板接触;
- 图(e)是采用PoP封装的逻辑芯片 存储器的AP芯片组结构,其中在AP头上的存储芯片的载板是无芯载板;
- 图(f)是AP芯片组的另一种PoP封装方案,下面逻辑芯片采用了RDL板扇出型封装,芯片埋入了EMC层,相比楼上方案取消了倒装芯片和封装载板进行了填充,并且没有采用载板支撑。
这里只简单介绍上述六种形态,至于3D封装范畴内的其他形式,以后可能考虑整个文章总结。
2) PoP扇出封装:基于扇出封装的PoP结构AP芯片组最先由金科星朋(已被长电收购)在2012年提出,并在2016年被台积电发扬光大,将独门扇出芯片技术InFO应用于苹果产品实现大规模量产。这一事件的重要影响在于,扇出封装不仅仅可以封装电源管理、射频开关等小芯片,也被应用于封装SoC等大面积的高性能芯片或芯片组。
苹果A12
上图展示了苹果A12芯片的封装结构,AP SoC核芯和DRAM内存采用TSMC InFO封装,然后进行PoP堆叠;为了获得更好的电气性能,封装结构还整了无源被动元件IPD(电感电容之类)来改善;A12 AP核芯下游共三层RDL,最小L/S尺寸达到了8μm;上下两层的焊料球间距达到0.35mm。
顺带,这里出现了一个问题,就是A12这层封装壳里面可不止一个块芯片,那是不是可以说A12并不是SoC呢(狗头)。
三星Exynos 9110
这个是三星PoP封装的智能手表芯片,上面存储模块用了三星独门的ePop,蓝色部分那一大坨内嵌DRAM、NAND和控制器三合一,键合到载板上,封装尺寸为8mm × 9.5 mm × 1mm;下面AP和PMIC比邻而居,AP尺寸 5mm × 3mm,PMIC的芯片尺寸为3mm × 3mm。顺带这里也出现了日本味之素的ABF材料。
7.2 3D芯片集成
直接上图感受一下【3D封装】和【3D集成】的差别:
3D集成,开凿
从上图显而易见,3D集成是钻孔、钻孔、再钻孔,与之前同样有TSV通孔的2.5D封装差别在于,2.5D的通孔都位于“无源区”,打孔的硅中介层板如其名,只起到一个电路板的作用,而3D芯片集成中通孔会穿过芯片,即“有源区”。
- 图(a)是多层DRAM与逻辑基片的堆叠,TSV通孔处由μbump相连;
- 图(b)则是一个存储芯片-处理器-载板的三层结构,上下两个芯片通过μbump相连;
- 图(c)则是无凸点的双芯片堆叠,通过混合键合技术实现贴合。
下面列出了三种典型的应用,作为补充说明:
1)HBM技术