中间数据到来时，延时后输入1通道，且作为RAM1的输入。RAM1的输出同时输入至RAM2中。在数据输入的同时，将上次存入RAM的数据读出。这样当第N行数据到来时，1通道输出第N行数据，2通道输出第N-1行数据，3通道输出N-2行数据，即完成三行数据的同步输出，逻辑图如图6所示。
当最后一行数据输入完成后，开始对其进行扩充。此时Data_in为无效输入，并且RAM1输出为最后一行数据，同时赋值给1通道和2通道，RAM2输出倒数第二行数据，赋值给3通道，完成最后一行数据的扩充，如图7所示。
经过RAM缓存后的数据输出受RAM使能控制，由于RAM缓存的图像数据是扩展后的数据，RAM的使能信号要在行同步信号的基础上扩展两个时钟。三个通道的信号要经过适当的延时实现数据的同步。
3.2 权重生成模块设计
权重生成模块的目的是检测滤波窗口的中心像素点是平滑区域还是边缘区域，并根据检测结果生成相应的加权系数[6]，其工作流程如图8所示。
该模块由加法器、减法器和乘法器构成，数据缓存模块输出的三行数据分别进行三次锁存，得到窗口内9个像素点的灰度值Pix0~Pix8。其中Pix3~Pix5作为水平方向；Pix2、Pix4、Pix6作为45°方向；Pix1、Pix4、Pix7作为90°方向；Pix0、Pix4、Pix8作为135°方向，分别计算方差。求灰度和时，中心像素点Pix4权重为2，另外两个点权重为1。这样计算标准差时，只需将灰度和通过两个移位寄存器即可。方差计算完成后，根据方差生成相应的权重模板及归一化系数，作为后续处理的参数。为保证处理过程流水线化，此模块通过四路并行计算方差，因此占用了较多DSP资源。
3.3 加权求和模块设计
加权求和模块的功能实现同一行的三个像素点的加权运算。该模块由3个乘法器及两个加法器组成，如图9所示。一路数据输入后，经过三次锁存，得到同一行的3个相邻像素点。同时输入乘法器，进行加权运算，权重由权重生成模块给出。运算完毕后把两个乘法器的运算结果输入加法器进行求和运算，再把得到的结果与另一个乘法器得到的结果输入下一级加法器进行求和，得到同行3个像素点的加权求和输出，如图9所示。加权求和模块共调用三次，完成三路数据的同步加权求和运算。
