3.4 求均值模块设计
求均值模块调用了两个加法器实现三路同步数据的求和运算。通过移位寄存器来计算输出的均值。当归一化系数分别为4和16时，加法器输出数据经过2个或4个向右的移位寄存器输出，如图10所示。
12 bit数据经过乘法器、加法器的运算后，变成24 bit数据，但是有效数据位不变，只需取低12 bit即可。
4 仿真及实验结果分析
在ISE逻辑仿真时赋值给该模块不同的图像参数，验证模块的正确性和可配置性。以9×5分辨率的图像为例：输入图像有效数据为1~9，数据缓存模块输出应为扩充后的并行3行数据，经过权重生成后，加权求和输出，如图11所示。
在仿真过程中，根据数据输入与数据输出的延迟判断，在输入图像宽度为2 048像素情况下，处理延时为42.04 μs，满足实时性要求。
实验对象选择ON公司的CMOS图像传感器MT9P031，对采集到的2 048×1 944分辨率的图像进行预处理。结果如图12所示，其中图12(a)为模板图像，图12(b)为采集回的原始图像，图12(c)为传统加权均值滤波处理过的图像，图12(d)为本文方法处理后的图像。可以看到未处理图像的噪点较多，且纹理边缘有毛刺；经过传统加权均值滤波处理后，图像的噪点减少，纹理边缘毛刺消失，但比较模糊；使用本文方法处理后的图像噪点较少，同时边缘也更加清晰，图像质量得到明显改善。通过MATLAB对处理结果及原始图像进行均方差MES与峰值信噪比PSNR计算比较，结果见表1。
