我们把一个时钟信号作为CLK的输入
那么，D的输入信号，在时钟处于高电平是有效的，低电平时，D的输入则被无视。
我们把这种在一种电平状态中持续有效或无效的触发器叫做（电平触发D触发器。）
对一个电平触发D触发器来说，当CLK为高电平时，D的输入会忠实的反馈在输出Q和Q！上，即便是D信号上的噪声也一样会被输出到Q。大门打开的时间太长了，房子里的RS触发器很没有安全感。
接下来就回到我们今天的主题，怎么让大门开的时间短一点，减少坏人进来的风险。
真值表和非门先拿走，再复制一个触发器出来。
把左边触发器的输出和右边触发器的输入相连，再在两个触发器的CLK之间接入一个非门。再把原先触发器D上的非门还回来。
这样，一个主从结构的D触发器就做好了。我们叫这个触发器为 （主从边沿D触发器）
